(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-275535

(43)公開日 平成8年(1996)10月18日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ		技術表示箇所
H 0 2 M	7/48		9181-5H	H02M	7/48	Α
	7/537		9181 -5H		7/537	Α
H05B	41/24			H 0 5 B	41/24	Н

審査請求 未請求 請求項の数5 〇1. (全11 百)


		一	不明水 開水境の数3 しし (主 11 貝)		
(21)出願番号	特願平7-76648	(71)出願人	000114215		
		nane su	ミネベア株式会社		
(22)出願日	平成7年(1995)3月31日		長野県北佐久郡御代田町大字御代田4106一		
			73		
		(72)発明者	竹原 孝男		
			静岡県磐田郡浅羽町浅名1743-1 ミネペ		
			ア株式会社開発技術センター内		
		(72)発明者	法月 正志		
			静岡県磐田郡浅羽町浅名1743-1 ミネベ		
			ア株式会社開発技術センター内		
		(72)発明者	玉川 敦祥		
			静岡県磐田郡浅羽町浅名1743-1 ミネベ		
			ア株式会社開発技術センター内		
		(74)代理人	弁理士 辻 実		
		1			

(54) 【発明の名称】 インバータ装置

(57)【要約】

【目的】可及的に効率を向上することができるような、 また広い範囲で電流制御が可能なインバータ装置であっ て、部品点数を極力減ずることができるようなインバー タを提供すること。

【構成】直流電源から供給される直流を、オン・オフするスイッチング素子の動作により流れる方向を交互に転換する転換手段により転換して交流に変換するインバータ装置において、昇圧トランスの一次側に直列共振回路を形成し、該直列共振回路をスイッチング素子によりこの共振回路の共振周波数より位相が進んだタイミングでオン・オフする制御手段を設け、かつ昇圧トランスの二次側に負荷を接続したインバータ装置。



【特許請求の範囲】

【請求項1】直流電源から供給される直流電力をスイッチング素子の動作により、交流に交換するインバータ装置において、昇圧トランスの一次側に直列共振回路を形成し、該直列共振回路の共振周波数より高い周波数でスイッチング素子をオン・オフする制御手段を設け、昇圧トランスの二次側に負荷を接続したことを特徴とする準E級電圧共振型インバータであり、かつ該直列共振回路は昇圧トランスの一次巻線と、これに直列されたインダクタと昇圧トランスに直列に接続されたスイッチング素 10子に対して並列に接続されたコンデンサとから成ることを特徴とするインバータ装置。

【請求項2】上記昇圧トランスの二次側に負荷量を検出する検知手段を設け、上記制御手段は該検知手段の信号を受けて負荷が小さい程、上記スイッチング素子のスイッチング周波数を高くすることを特徴とする、請求項1に記載のインバータ装置。

【請求項3】上記負荷は冷陰極管であることを特徴とする、請求項1または請求項2に記載のインバータ装置。

【請求項4】昇圧トランスに帰還巻線を設け、冷陰極管 20 を接続しない、又は放電を開始する前に、帰還巻線の電圧を前記制御手段の演算増幅器に負帰還することにより、昇圧トランスの出力電圧を安定化したことを特徴とする、請求項3に記載のインバータ装置。

【請求項5】冷陰極管を接続しない、又は放電を開始する前に、一次巻線の電圧を前記制御手段の演算増幅器に負帰還することにより、昇圧トランスの出力を安定化したことを特徴とする、請求項3に記載のインバータ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、広い範囲の電流制御を必要とする負荷に電力を供給するインバータ装置に関し、特に調光自在な冷陰極管(以下、CFLという)をいわゆる高周波点灯する点灯装置に適用して好適なインバータ装置に関する。

[0002]

【従来技術の構成とその問題点】インバータ装置は、直流電力を交流電力に交換する装置であって、いわゆる逆変換装置として各種の電機機器に使用されている。図8 40 は放電管用として使用されている従来のインバータ装置を示す回路図である。図8において、T51は一次コイルNp51、二次コイルNs51、帰還コイルMf51を備えたロイヤー発振回路用の昇圧トランスである。Q51、Q52はNPN型のスイッチング作動用トランジスタで、昇圧トランジスタT51とともにロイヤー発振回路を構成する。C51は電圧共振用コンデンサ、L51はチョークコイルである。これによりトランジスタQ51、Q52のオフ時のコレクターエミッタ間電圧は正弧波状となり、トランスT51の一次コイルNp51、50

二次コイルNs51の電圧波形は正弧波となる。チョークコイルL51は、後に述べるDC-DCコンバータに接続され、昇圧トランスT51の出力側にはCFL1が接続されている。このインバータの自励発振により、出力側には正弧波状の高電圧が数十KHz単位の周波数で現れ、冷陰極管CFL1が点灯する。IC51はDC-DCコンバータを構成するスイッチング作動用のPNPトランジスタQ53のベース回路を制御する集積回路

(IC)であり降圧型チョッパー回路として動作する。 【0003】このICは、三角波を発生する発信器OS Cと、2つの比較用演算増幅器A51と演算増幅器A5 2と、発振器OSCと演算増幅器A51かA52のいず れか一方の出力電圧とを比較するPWMコンパレータC OMPと、このPWMコンパレータにより駆動され、前 記スイッチング動作用のPNPトランジスタQ53のベ -スを駆動する出力トランジスタQ54とを有する。こ のICは、前記のように発振器OSCと比較する他方の PWMコンパレータ入力回路には2つの演算増幅器A5 1、A52が接続されているが、これら2つの演算増幅 器の内の出力電圧が高い方の電圧と発振器OSCの出力 とが比較される。なお、前記の構成を有するICをここ でDC-DCコンバー夕制御用ICと定義し、またこれ を他の用途に使用しても、内部の構成が変わらない限り DC-DCコンバータ制御用ICと呼ぶことにする。D 5 1 はフライホイールダイオード、L 5 2 はチョークコ イルである。C52はコンデンサであり、チョークコイ ルL52とコンデンサC52でLCフィルタを構成す る。R51、C53は発振周波数決定用のコンデンサと 抵抗、R52、C54、R53、C55は、DC-DC 30 コンバータ制御用ICIC51の演算増幅器A51、A 52の位相補正用C、R素子である。ダイオードD5 2、D53はCLF1に流れる放電電流の正の成分を整 流するためのものである。R54、C56は電流波形を 直流するためのローパスフィルタを構成する抵抗とコン デンサである。このフィルタ出力はDC-DCコンバー 夕制御用IC1C51の演算増幅器A52の+入力端に 接続される。

【0004】すなわちコンデンサC56の両端には放電電流の正のサイクルの平均値に比例した電圧が得られ、この電圧とDC-DCコンバータ制御用ICIC51内部の基準電圧とが演算増幅器A52で比較され、両者の差電圧に比例した出力電圧が得られる。図9に示すように、この出力電圧とDC-DCコンバータ制御用ICIC51の発振器OSCの三角波出力とがPWMコンパレータで比較される。すなわち放電電流が何等かの原因で増加すると、エラーアンプとなる演算増幅器A52の出力電圧はBラインからAラインに移行する。その結果、PWMコンパレータの出力はCラインからDラインへと変化する。すなわち出力トランジスタであるスイッチング作動用のPNP型トランジスタQ53のオン時間は狭

くなり、DC-DCコンバータの出力電圧は減少し、ロイヤー発振回路の電源電圧が下がることになるので、放電電流は減少する。従って、放電電流の定電流制御を可能としている。R55、R56はDC-DCコンバータの出力電圧を定電圧化するための抵抗であり、これはCFL1を接続しない時、または放電を開始する以前の昇圧トランスT51の二次コイルNs51の電圧を定電圧化するためのDC-DCコンバータ出力電圧検出用の抵抗である。抵抗R55、R56の接続点はDC-DCコンパータ制御用ICIC51の演算増幅器A51+入力 10端に接続され、負帰還ループを構成し、DC-DCコンバータの出力電圧を定電圧化している。演算増幅器A51、A52の出力はOR接続されているので、演算幅器A51、A52の出力電圧の高い方が優先されてPWMコンパレータに入力される。

[0005]

【発明が解決しようとする問題点】上記のような従来のインバータ装置の電力変換効率には、限界があることが知られている。なぜならば、インバータ装置の総合効率 n は、

n=(コンバータ部分の効率)*(インバータ部分の効率)

となり、総合効率nを上げるためには、それぞれの効率を高める必要があった。例えば、DC-DCコンバータの効率悪化の最大原因は、スイッチング用トランジスタQ53、ダイオードD51のスイッチング損失、チョークコイルL52の銅損である。従って、これらの損失をゼロにすることはできない。また、上述した従来のインバータ装置は部品数も多く、小型化、低価格化を図ることがかなり難しい。

【0006】そこで本発明は、上述のような従来の不都合を解消しょうとするものであり、この目的は可及的に効率を向上することができるような、また広い範囲で電流制御が可能なインバータ装置であって、部品点数を極力減ずることができるようなインバータを提供しようとするものである。

[0007]

【問題点を解決するための手段】上述した課題解決のため、本発明は次に述べる準E級電圧共振型インパータ装置を提供する。すなわち、直流電源から供給される直流 40を、オン・オフするスイッチング素子の動作により流れる方向を交互に転換する転換手段により転換して交流に変換するインパータ装置において、昇圧トランスの一次側に直列共振回路を形成し、該直列共振回路をスイッチング素子によりこの共振回路の共振周波数より位相が進んだタイミングでオン・オフする制御手段を設け、かつ昇圧トランスの二次側に負荷を接続したことを特徴とするインパータ装置を提供し、更に上記昇圧トランスの二次側に負荷量を検出する検知手段を設け、上記制御手段は該検知手段の信号を受けて負荷が小さい程、上記スイ 50

ッチング素子野オン・オフする進み位相のタイミングを 早くすることを特徴とするインバータ装置を提供し、ま た上記負荷は冷陰極管とすることもできる。

【0008】更に昇圧トランスに帰還巻線を設け、冷陰極管を接続しない、又は放電を開始する前に、帰還巻線の電圧を前記制御手段の演算増幅器に負帰還することにより、昇圧トランスの出力電圧を安定化したり、冷陰極管を接続しない、又は放電を開始する前に、一次巻線の電圧を前記制御手段の演算増幅器に負帰還することにより、昇圧トランスの出力電圧を安定化することもできる。

[0009]

【作用】本発明に係るインバータ装置は、準E級電圧共振型インバータであるためパワースイッチング素子1個のみで構成でき、かつ基本的な準E級電圧共振型回路を用いたインバータに比べ、インダクタとコンデンサ各1個を省略することができるため、効率が高く、部品数の大幅な減少が可能である。

[0010]

20 【実施例】本発明の一実施例を図面を用いて詳細に説明にする。図1は冷陰極管CFL1を負荷とした場合のインバータ装置の回路図である。図1から分かるように、本発明ではパワーMOSFETQ1、チョークコイルL1、電圧共振用コンデンサC1をもった回路を準E級電圧共振型インバータとして作用させる。この準E級電圧共振型インバータにより発生した高周波交流電圧を昇圧トランスT1で昇圧した後、CFL1を直接駆動している。準E級電圧共振型インパータはパワースイッチング素子に流れる電流とスイッチに印加される電圧が共に正30 弦波の一部になり、正弦波出力が可能のインバータとして知られている。

【0011】以下、図2を用いて準E級電圧共振型イン バータの動作原理を説明する。図2は準E級電圧共振型 インバータの基本回路である。この図面において、リア クトルL31はチョークコイルであり、その電流が近似 的に直流 I 3 1 となる。インダクタ L 3 2 とコンデンサ C32は共振回路を構成する。スイッチS31のオン・ オフ動作によって、インダクタL32、コンデンサC3 2及び抵抗器R31の同調回路にパルス状の電圧が印加 される。スイッチS31のオン・オフ周波数、すなわち スイッチング周波数をインダクタL32とコンデンサC 32との共振周波数より少し高い周波数とすれば、前記 同調回路を流れる電流 I 3 2 は近似的に正弦波となる。 この場合、前記同調回路は誘導性リアクタンスを持ち、 前記同調回路に流れる電流は電圧に対して位相が遅れ る。ここでダイオードD31、コンデンサC31及びス イッチS31の並列回路の電流I33も、I31=I3 2+133であることから132が正弦波であるので、 正弦波となる。

【0012】図3の(a)にスイッチのデユーティが5

0%の時のE級共振インバータ動作波形を示す。スイッ チS31がターンオフされると正弦波の電流はコンデン サC31を流れ、コンデンサC31が電流I35で充電 され、電圧V31が零から正弦波状に上昇する。そのた めスイッチのターンオフは零電圧、非零電流スイッチン グとなる。最適負荷Roptでは、図3(a)に示すよ うにスイッチの電圧V31は零に近い勾配dV31/d tで零に降下し、V31=0、かつdV31/dt=0となった時点で、スイッチS31がターンオンされる。 負荷抵抗が最適抵抗Roptより小さい場合、図3 (b) に示すように、スイッチの電圧V31は大きな勾 配 d V 3 1 / d t で零に降下し、並列の逆方向ダイオー ドD31がオンとなる。スイッチの電圧V31は零電圧 にクランプされ、この間スイッチS31がターンオンさ れる。これは準E級動作であり、電圧共振スイッチと同 様で零電圧スイッチングとなる。スイッチングレギュレ ータとして動作させる場合、負荷、入力電圧の可変範囲 全体に亘ってE級動作させることはできず、準E級動作 となる。R-L-C同調回路のインピーダンスはスイッ チング周波数に敏感であるため、スイッチング周波数変 20 調により、出力電圧V32 (= I32)を制御した場 合、スイッチング周波数の変化が少ないという利点を持 つ。

【0013】次に、上記の準E級電圧共振形インバータ 基本回路から本発明の回路への導出過程について説明す る。図4(a)は、準E級電圧共振型CFLインバータ の基本回路を示す。PGはパワ-MOSFETQ1を駆 動するパルス発振器C33はパラストコンデンサであ る。図4(b)はパラストコンデンサC13を昇圧トラ ンスT1の一次側に変換した場合を示す。トランスT1 30 算増幅器A1+入力端に入力される。すなわち可変抵抗 の昇圧比をnとするとコンデンサC34は、C34=n ² × C 3 3 となる。次に昇圧トランスとコンデンサ C 3 4の下側の接続点を入力電源の一側から+側へ移動する と図4(c)になる。次にコンデンサC32を取り去 り、チョークコイルL31の下側の端子を共振インダク タL32の左側から右側へ移動すると図4(d)にな る。次にチョークコイルレをトランスT1に含めると、 図4(e)になる。以上により、本発明の回路が導出さ れた。

【0014】本発明の実施例を示す図1において、昇圧 40トランスT1は一次コイルNp1、二次コイルNs1、帰還コイルNf1を備えている。Q1はNチャンネルのパワーMOSFETである。コイルL1と昇圧トランスT1のリーケージインダクタンスLgの直列合成インダクタンスとコンデンサC1とc3の直列合成キャパシタンスは共振回路を構成し、CF11はその共振回路と直列に接続される。該共振回路の共振周波数FRは、

【数1】

$$FR = \frac{6}{2 \pi \sqrt{(L1 + Lg)} \left(\frac{C1 \times C3}{C1 + C3}\right)}$$

となる。但し、C3はバラストコンデンサC2のトラン ス一次換算値で、 $C3=n^3 \times C2$ となる。nは昇圧ト ランスT1の昇圧比である。C1は電圧共振キャパシタ である。チョークコイルL1と電圧共振用キャパシタC **1によりパワ-MOSFETQ1のオフ時のドレインと** ソース間電圧は正弦状になる。IC1はパワーMOSF ETQ1のゲート回路を制御する電圧共振型スイッチン グ用I Cである。この電圧共振型スイッチング用I Cは 電圧制御発振器(VOC)と演算増幅器A1とスイッチ ング周波数変調回路(PFM)とこのスイッチング周波 数変調回路 (PFM) により駆動され、パワーMOSF ETQ1のゲートを駆動するFETDRIVERよりな る。R4、C7は電圧共振型スイッチング用ICである IC1の演算増幅器A1の位相補正用の抵抗とコンデン サである。R5、C8は上記IC1の内部にある電圧制 御発振器(VCO)の発振周波決定用のC-R素子であ る。R6、R7は上記IC1の演算増幅器A1-入力端 子のDCバイアス用の抵抗である。R1はパワーMOS FETQ1のゲートドライブ抵抗である。D1はゲート 蓄積電荷引き抜き用のスピードアップダイオードであ る。抵抗R3によりランプ電流が検出され、ダイオード D3とコンデンサC4によりランプ電流の正のサイクル が検出され、直流化される。その出力はランプ電流設定 用可変抵抗器VR1、抵抗R8を介して上記IC1の演 VR1のセンタータップには、放電電流の正のサイクル の平均値に比例した電圧が得られ、この電圧と上記IC 1の内部基準電圧とが演算増幅器A1で比較され、両者 の差電圧に比例した出力電圧が得られる。この出力電圧 は電圧制御発振器(VCO)の入力端子に接続されてい て、電圧制御発振器(VCO)の発振周波数を制御す る。すなわち、放電電流が何等かの原因で増加すると演 算増幅器A1の出力は上昇し、電圧制御発振器(VC O) の発振周波数は上昇する。電圧制御発振器 (VC O)の出力の立ち下がりで、単安定マルチバイブレータ (ONESHOT)はセットされ、その出力はハイレベ ルとなる。抵抗R2とコンデンサC5は、単安定マルチ パイプレータ(ONESHOT)の出カパルス幅決定定 用でその時定数用で定まるに保つ。

【0015】図5(b)におけるToffは、チョークコイルL1、昇圧トランスT1の一次インダクタンス、電圧共振用コンデンサC1等のバラツキや温度変化による共振周波数の変動を考慮して、準E級動作が満足されるように設定する。すなわち図5に示すように、前記Toffは一定のまま発振周波数が上昇するので、スイッ

チのオン時間が減少し、その結果CFL1に供給される 電流が減少し、定電流制御が保たれる。ランプ電流が減 少すると演算増幅器A1の出力は低下し、電圧制御発振 器(VCO)の発振周波数は低くなり、定電流制御が行 われる。

【0016】入力電圧が変動した場合に放電電流を一定 に保つ(定電流制御)ため、また放電電流の調光のため にパルス周波変調(PFM)を行うことにより、パルス 変調(PWM)に比べて、インバータの動作範囲を広く とることが出来る。

【0017】 CFLが放電を開始するためには、約1K V程度の高電圧をこれに印加する必要がある。これを開 放電圧というが、該開放電圧の設定方法としては図6に 示すように昇圧トランスT1の二次コイルNs1の電圧 を抵抗R20、R21で分圧し、ダイオードD20、コ ンデンサC20により直流化し、電圧共振型スイッチン グ用ICであるIC1の演算増幅器A1の+入力端子に 加える方法が考えられるが、高耐圧の抵抗 r 2 0 が必要 となったり、R20、D20、C20による遅れたと き、定数による負帰還ループの不安定性が増す等の欠点 20 を有する。この問題を解決するために、図1に示すよう に、昇圧トランス1に帰還コイルNf1を設け、この帰 還コイルNf1の電圧をダイオードD2、コンデンサC 6により直流化し、抵抗R11、R12で分圧した後、 抵抗R9を会して前記IC1の演算増幅器A1の+入力 端子に入力して帰還を掛ける。二次コイルNs1の巻 数、電圧をそれぞれNs、Vs、帰還コイルNf1の巻 数、電圧をそれぞれNf、Vfとすると、二次コイルN slの電圧Vs=(Ns/nf) Vfなので、Vfを安 定化することにより入力される直流電圧の値にかかわら 30 ず、Vsを一定化できる。またNfの電圧は演算増幅器 A1の入力電圧と同レベルでよいので、電圧も低くてよ く、位相遅れも生じない。

【0018】切り替え用トランジスタQ2のコレクタは 抵抗R9、R11、R12の接続点に接続されている。 CFL1を接続しないとき、または放電を開始する前に はコンデンサC4の両端の電圧は0Vなので、切り替え 用トランジスタQ2はオフである。従って、抵抗R9、 R11、R12、演算増幅器A1による負帰還により昇 圧トランスT1の二次コイルNsの電圧は入力直流電圧 40 IC1・・・・DC-DCコンバータ制御用IC

にかかわらず、一定となる。CFL1が接続されてい て、放電電流が流れているときにコンデンサC4の電圧 を 0.7 V以上に設定することにより切り替え用トラン ジスタQ2はオンし、抵抗R11、R12による定電圧 動作を阻止し、演算増幅器A1による定電流制御のみに なる。

【0019】前記開放電圧の設定方法として、図7に示 す実施例を挙げることができる。図7に示すように、昇 圧トランスT1の一次コイルNp1の電圧をコンデンサ 10 C 2 2、抵抗 2 4 で検出し、ダイオードD 2 1、コンデ ンサC21で直流化し、抵抗R22、R23で分圧して 前記IC1の演算増幅器A1に加えるようにしても良 17

[0020]

【発明の効果】本発明に係るインバータ装置は、準E級 電圧共振型インバータを用いているので、パワースイッ チング素子1個のみでインバータ装置を構成することが でき、なおかつインバータ装置の効率が高い。また単一 のインバータで動作するため、部品の大幅な減少が可能 であり、インバータ装置全体を小型化することができ、 更に準圧級電圧共振型インバータ基本回路に比べて、チ ョークコイル及びコンデンサを各一個省略できるので、 コストダウンを実現できる。

【図面の簡単な説明】


- 【図1】本発明の一実施例を示す回路図である。
- 【図2】準E級の動作を説明するための回路図である。
- 【図3】準E級の動作を説明するための波形図である。
- 【図4】本発明を説明するための部分回路図である。
- 【図5】本発明の動作を説明する波形図である。
- 【図6】本発明の開放電圧の設定方法を説明するための 回路図である。
- 【図7】本発明の開放電圧の設定方法の実施例を示す回 路図である。
- 【図8】従来例を示す回路図である。
- 【図9】従来例のPWM動作を説明するための波形図で ある。

【符号の説明】


T1・・・・・昇圧トランス

CFL1・・・冷陰極管


【図1】




【図2】




[図3]




[図5]





【図4】






【図6】





【図8】



【手繞補正書】

【提出日】平成8年1月8日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】 0005

【補正方法】変更

【補正内容】

[0005]

【発明が解決しようとする問題点】上記のような従来の インパータ装置の電力変換効率には、限界があることが 知られている。なぜならば、インパータ装置の総合効率 ηは、

η=(コンバータ部分の効率)*(インバータ部分の効率)

となり、総合効率nを上げるためには、それぞれの効率を高める必要があった。例えば、DC-DCコンバータの効率悪化の最大原因は、スイッチング用トランジスタQ53、ダイオードD51のスイッチング損失、チョークコイルL52の銅損である。従って、これらの損失をゼロにすることはできない。また、上述した従来のインバータ装置は部品数も多く、小型化、低価格化を図ることがかなり難しい。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正内容】

【0014】本発明の実施例を示す図1において、昇圧トランスT1は一次コイルNp1、二次コイルNs1、帰還コイルNf1を備えている。Q1はNチャンネルのパワーMOSFETである。コイルL1と昇圧トランスT1のリーケージインダクタンスLgの直列合成インダクタンスとコンデンサC1とc3の直列合成キャパシタンスは共振回路を構成し、CF11はその共振回路と直列に接続される。該共振回路の共振周波数FRは、

【数1】

 $FR = \frac{2\pi\sqrt{(L1+Lg)} \left(\frac{C1\times C3}{C1+C3}\right)}$

となる。但し、C3はパラストコンデンサC2のトランス一次換算値で、 $C3=n^2\times C2$ となる。nは昇圧トランスT1の昇圧比である。C1は電圧共振キャパシタである。チョークコイルL1と電圧共振用キャパシタC1によりパワーMOSFETQ1のオフ時のドレインとソース間電圧は正弦状になる。IC1はパワーMOSFETQ1のゲート回路を制御する電圧共振型スイッチング用ICである。この電圧共振型スイッチング用ICである。この電圧共振型スイッチング用ICは電圧制御発振器(VOC)と演算増幅器A1とスイッチ

ング周波数変調回路(PFM)とこのスイッチング周波 数変調回路(PFM)により駆動され、パワーMOSF ETQ1のゲートを駆動するFETDRIVERよりな る。R4、C7は電圧共振型スイッチング用ICである IC1の演算増幅器A1の位相補正用の抵抗とコンデン サである。R5、C8は上記IC1の内部にある電圧制 御発振器 (VCO) の発振周波決定用のC-R素子であ る。R6、R7は上記IC1の演算増幅器A1-入力端 子のDCバイアス用の抵抗である。R1はパワーMOS FETQ1のゲートドライプ抵抗である。D1はゲート 蓄積電荷引き抜き用のスピードアップダイオードであ る。抵抗R3によりランプ電流が検出され、ダイオード D3とコンデンサC4によりランプ電流の正のサイクル が検出され、直流化される。その出力はランプ電流設定 用可変抵抗器VR1、抵抗R8を介して上記IC1の演 算増幅器A1+入力端に入力される。すなわち可変抵抗 VR1のセンタータップには、放電電流の正のサイクル の平均値に比例した電圧が得られ、この電圧と上記IC 1の内部基準電圧とが演算増幅器A1で比較され、両者 の差電圧に比例した出力電圧が得られる。この出力電圧 は電圧制御発振器(VCO)の入力端子に接続されてい て、電圧制御発振器(VCO)の発振周波数を制御す る。すなわち、放電電流が何等かの原因で増加すると演 算増幅器A1の出力は上昇し、電圧制御発振器(VC O) の発振周波数は上昇する。電圧制御発振器(V C O) の出力の立ち下がりで、単安定マルチバイBLータ (ONESHOT)はセットされ、その出力はハイレベ ルとなる。抵抗R2とコンデンサC5は、単安定マルチ バイプレータ(ONESHOT)の出力パルス幅決定定 用でその時定数用で定まるに保つ。

【手続補正3】

【補正対象書類名】図面

【補正対象項目名】図6

【補正方法】変更

【補正内容】

【図6】

